Автор Тема: Проект - Q4  (Прочетена 66954 пъти)

bot

  • Участник
  • *****
  • Публикации: 172
    • Профил
Re: Проект - Q4
« Отговор #345 -: Фев 02, 2019, 14:18 »
 При FPGA понякога нарочно се прави последователна комбинаторна логика за да се избегнат гличове на изхода. Когато софтуера опроводява матрицата (place and route) се случва така че някои от логическите елементи (гейтове) се падат малко по-отдалечени от входа и изхода и сигналът до и от тях пристига по-бавно в резултат на което изходът се превключва няколко пъти докато се установи. Това довежда до по-голяма консумация и евентуално може да обърка логиката нататък по веригата.
« Последна редакция: Фев 02, 2019, 14:27 от bot »
Активен